REFERENCE DU LANGAGE VHDL
Aucun mot clé du langage VHDL (signal, bus, component, etc.) ne peut être
utilisé comme nom. Effets sur la synthèse. Les noms légaux sont supportés par
les outils de synthèse. Certains tronquent les noms trop longs. Next Statement. L'
instruction Next est sequentielle elle est utilisée dans une boucle loop, for loop
ou ...
Autres Cours:
