LA DESCRIPTION D'ETAT
On va traduire et essayer l'exemple ci-dessus. En langage VHDL une des
méthodes conseillée d'écriture des machines d'état est : * une ENTITE. * une
ARCHITECTURE de description d'état avec 2 PROCESS : Un process
asynchrone et un process synchrone. Pour des précisions sur les règles d'
écriture d'une machine ...
Autres Cours:
